carldani,<br><br>Requested output below.  Invalid opcode?  The MX25L8005 datasheet says the part  supports opcode 0x03, read data.<br><br>-Anthony<br><br><br>ubuntu@ubuntu:~/flashrom$ sudo ./flashrom -c MX25L8005 -V -r backup.bin<br>
<br>flashrom v0.9.1-r837<br>No coreboot table found.<br>Found chipset "Intel ICH8/ICH8R", enabling flash write... <br>0xfff80000/0xffb80000 FWH IDSEL: 0x0<br>0xfff00000/0xffb00000 FWH IDSEL: 0x0<br>0xffe80000/0xffa80000 FWH IDSEL: 0x1<br>
0xffe00000/0xffa00000 FWH IDSEL: 0x1<br>0xffd80000/0xff980000 FWH IDSEL: 0x2<br>0xffd00000/0xff900000 FWH IDSEL: 0x2<br>0xffc80000/0xff880000 FWH IDSEL: 0x3<br>0xffc00000/0xff800000 FWH IDSEL: 0x3<br>0xff700000/0xff300000 FWH IDSEL: 0x4<br>
0xff600000/0xff200000 FWH IDSEL: 0x5<br>0xff500000/0xff100000 FWH IDSEL: 0x6<br>0xff400000/0xff000000 FWH IDSEL: 0x7<br>0xfff80000/0xffb80000 FWH decode enabled<br>0xfff00000/0xffb00000 FWH decode enabled<br>0xffe80000/0xffa80000 FWH decode disabled<br>
0xffe00000/0xffa00000 FWH decode disabled<br>0xffd80000/0xff980000 FWH decode disabled<br>0xffd00000/0xff900000 FWH decode disabled<br>0xffc80000/0xff880000 FWH decode disabled<br>0xffc00000/0xff800000 FWH decode disabled<br>
0xff700000/0xff300000 FWH decode disabled<br>0xff600000/0xff200000 FWH decode disabled<br>0xff500000/0xff100000 FWH decode disabled<br>0xff400000/0xff000000 FWH decode disabled<br>Maximum FWH chip size: 0x100000 bytes<br>
BIOS Lock Enable: enabled, BIOS Write Enable: disabled, BIOS_CNTL is 0x2<br>tried to set 0xdc to 0x3 on ICH8/ICH8R failed (WARNING ONLY)<br><br>Root Complex Register Block address = 0xfeda8000<br>GCS = 0x460: BIOS Interface Lock-Down: disabled, BOOT BIOS Straps: 0x1 (SPI)<br>
Top Swap : not enabled<br>SPIBAR = 0xfeda8000 + 0x3020<br>0x04: 0xa000 (HSFS)<br>FLOCKDN 1, FDV 0, FDOPSS 1, SCIP 0, BERASE 0, AEL 0, FCERR 0, FDONE 0<br>0x50: 0x00000202 (FRAP)<br>BMWAG 0, BMRAG 0, BRWA 2, BRRA 2<br>0x54: 0x00001fff (FREG0)<br>
0x58: 0x00001fff (FREG1)<br>0x5C: 0x00001fff (FREG2)<br>0x60: 0x00001fff (FREG3)<br>0x64: 0x00000000 (FREG4)<br>0x74: 0x00000000 (PR0)<br>0x78: 0x00000000 (PR1)<br>0x7C: 0x00000000 (PR2)<br>0x80: 0x00000000 (PR3)<br>0x84: 0x00000000 (PR4)<br>
0x90: 0x00416004 (SSFS, SSFC)<br>0x94: 0x0606     (PREOP)<br>0x96: 0x4fc8     (OPTYPE)<br>0x98: 0x029fabab (OPMENU)<br>0x9C: 0x010502d8 (OPMENU+4)<br>0xA0: 0x00000000 (BBAR)<br>0xB0: 0x00000000 (FDOC)<br>WARNING: SPI Configuration Lockdown activated.<br>
Generating OPCODES... done<br>SPI Read Configuration: prefetching disabled, caching enabled, FAILED!<br>This chipset supports the following protocols: FWH,SPI.<br>Calibrating delay loop... 504M loops per second, 100 myus = 197 us. OK.<br>
Probing for Macronix MX25L8005, 1024 KB: RDID returned 0xc2 0x20 0x14. probe_spi_rdid_generic: id1 0xc2, id2 0x2014<br>Chip status register is 00<br>Chip status register: Status Register Write Disable (SRWD) is not set<br>
Chip status register: Bit 6 is not set<br>Chip status register: Bit 5 / Block Protect 3 (BP3) is not set<br>Chip status register: Bit 4 / Block Protect 2 (BP2) is not set<br>Chip status register: Bit 3 / Block Protect 1 (BP1) is not set<br>
Chip status register: Bit 2 / Block Protect 0 (BP0) is not set<br>Chip status register: Write Enable Latch (WEL) is not set<br>Chip status register: Write In Progress (WIP/BUSY) is not set<br>Found chip "Macronix MX25L8005" (1024 KB, SPI) at physical address 0xfff00000.<br>
===<br>This flash part has status UNTESTED for operations: ERASE<br>Please email a report to <a href="mailto:flashrom@flashrom.org">flashrom@flashrom.org</a> if any of the above operations<br>work correctly for you with this flash part. Please include the flashrom<br>
output with the additional -V option for all operations you tested (-V, -rV,<br>-wV, -EV), and mention which mainboard or programmer you tested. Thanks for your help!<br>===<br>Reading flash... Invalid OPCODE 0x03<br>done.<br>
<br><br><br><div class="gmail_quote">On Fri, Jan 8, 2010 at 4:22 AM, Carl-Daniel Hailfinger <span dir="ltr"><<a href="mailto:c-d.hailfinger.devel.2006@gmx.net">c-d.hailfinger.devel.2006@gmx.net</a>></span> wrote:<br>
<blockquote class="gmail_quote" style="border-left: 1px solid rgb(204, 204, 204); margin: 0pt 0pt 0pt 0.8ex; padding-left: 1ex;">Hi Anthony,<br>
<div class="im"><br>
On 07.01.2010 22:55, Anthony DeRosa wrote:<br>
> The bios version I am currently using (2.6.2) is no longer available for<br>
> download, but i happen to have a copy of it attached (raw ROM file).<br>
<br>
</div>I have stripped the ROM image from your mail before it could reach the<br>
list because we don't have distribution rights for ROM images.<br>
<div class="im"><br>
<br>
> Below is the rest of the info. you asked for.<br>
><br>
><br>
> ubuntu@ubuntu:~/flashrom$ sudo ./flashrom -r backup.bin<br>
> flashrom v0.9.1-r837<br>
> No coreboot table found.<br>
> Found chipset "Intel ICH8/ICH8R", enabling flash write... WARNING: SPI<br>
> Configuration Lockdown activated.<br>
> FAILED!<br>
> This chipset supports the following protocols: FWH,SPI.<br>
> Calibrating delay loop... OK.<br>
> Found chip "Macronix MX25L8005" (1024 KB, SPI) at physical address 0xfff00000.<br>
</div><div class="im">> Reading flash... done.<br>
> ubuntu@ubuntu:~/flashrom$ hexdump backup.bin<br>
> 0000000 0000 0000 0000 0000 0000 0000 0000 0000<br>
> *<br>
> 0100000<br>
><br>
<br>
</div>Ouch.<br>
<div class="im"><br>
<br>
> dmidecode snippet (bonus!)<br>
><br>
> Handle 0x0000, DMI type 0, 24 bytes<br>
> BIOS Information<br>
>         Vendor: Dell Inc.<br>
>         Version: 2.6.2<br>
</div>>         ROM Size: 1024 kB<br>
<div><div></div><div class="h5">>         BIOS Revision: 2.6<br>
><br>
><br>
><br>
><br>
> flashrom -V<br>
><br>
> flashrom v0.9.1-r837<br>
> No coreboot table found.<br>
> Found chipset "Intel ICH8/ICH8R", enabling flash write...<br>
> 0xfff80000/0xffb80000 FWH IDSEL: 0x0<br>
> 0xfff00000/0xffb00000 FWH IDSEL: 0x0<br>
> 0xffe80000/0xffa80000 FWH IDSEL: 0x1<br>
> 0xffe00000/0xffa00000 FWH IDSEL: 0x1<br>
> 0xffd80000/0xff980000 FWH IDSEL: 0x2<br>
> 0xffd00000/0xff900000 FWH IDSEL: 0x2<br>
> 0xffc80000/0xff880000 FWH IDSEL: 0x3<br>
> 0xffc00000/0xff800000 FWH IDSEL: 0x3<br>
> 0xff700000/0xff300000 FWH IDSEL: 0x4<br>
> 0xff600000/0xff200000 FWH IDSEL: 0x5<br>
> 0xff500000/0xff100000 FWH IDSEL: 0x6<br>
> 0xff400000/0xff000000 FWH IDSEL: 0x7<br>
> 0xfff80000/0xffb80000 FWH decode enabled<br>
> 0xfff00000/0xffb00000 FWH decode enabled<br>
> 0xffe80000/0xffa80000 FWH decode disabled<br>
> 0xffe00000/0xffa00000 FWH decode disabled<br>
> 0xffd80000/0xff980000 FWH decode disabled<br>
> 0xffd00000/0xff900000 FWH decode disabled<br>
> 0xffc80000/0xff880000 FWH decode disabled<br>
> 0xffc00000/0xff800000 FWH decode disabled<br>
> 0xff700000/0xff300000 FWH decode disabled<br>
> 0xff600000/0xff200000 FWH decode disabled<br>
> 0xff500000/0xff100000 FWH decode disabled<br>
> 0xff400000/0xff000000 FWH decode disabled<br>
> Maximum FWH chip size: 0x100000 bytes<br>
> BIOS Lock Enable: enabled, BIOS Write Enable: disabled, BIOS_CNTL is 0x2<br>
> tried to set 0xdc to 0x3 on ICH8/ICH8R failed (WARNING ONLY)<br>
><br>
<br>
</div></div>OK, write to LPC flash is disabled. That's not good.<br>
<div class="im"><br>
> Root Complex Register Block address = 0xfeda8000<br>
> GCS = 0x460: BIOS Interface Lock-Down: disabled, BOOT BIOS Straps: 0x1 (SPI)<br>
><br>
<br>
</div>Then again, your BIOS lives on SPI, so you do not care about LPC.<br>
<div class="im"><br>
> Top Swap : not enabled<br>
> SPIBAR = 0xfeda8000 + 0x3020<br>
> 0x04: 0xa000 (HSFS)<br>
> FLOCKDN 1, FDV 0, FDOPSS 1, SCIP 0, BERASE 0, AEL 0, FCERR 0, FDONE 0<br>
><br>
<br>
</div>FLOCKDN=1 is not that good and means we can't modify the opcodes in the<br>
chipset.<br>
FDV=0 is good.<br>
<div class="im"><br>
<br>
> 0x50: 0x00000202 (FRAP)<br>
> BMWAG 0, BMRAG 0, BRWA 2, BRRA 2<br>
> 0x54: 0x00001fff (FREG0)<br>
> 0x58: 0x00001fff (FREG1)<br>
> 0x5C: 0x00001fff (FREG2)<br>
> 0x60: 0x00001fff (FREG3)<br>
> 0x64: 0x00000000 (FREG4)<br>
><br>
<br>
</div>Totally weird region configuration.<br>
<div class="im"><br>
<br>
> 0x74: 0x00000000 (PR0)<br>
> 0x78: 0x00000000 (PR1)<br>
> 0x7C: 0x00000000 (PR2)<br>
> 0x80: 0x00000000 (PR3)<br>
> 0x84: 0x00000000 (PR4)<br>
> 0x90: 0x00422004 (SSFS, SSFC)<br>
> 0x94: 0x0606     (PREOP)<br>
> 0x96: 0x4fc8     (OPTYPE)<br>
> 0x98: 0x029fabab (OPMENU)<br>
> 0x9C: 0x010502d8 (OPMENU+4)<br>
> 0xA0: 0x00000000 (BBAR)<br>
> 0xB0: 0x00000000 (FDOC)<br>
> WARNING: SPI Configuration Lockdown activated.<br>
><br>
<br>
</div>Good. flashrom detects the chipset lockdown.<br>
<div class="im"><br>
<br>
> Generating OPCODES... done<br>
> SPI Read Configuration: prefetching disabled, caching enabled, FAILED!<br>
> This chipset supports the following protocols: FWH,SPI.<br>
> Calibrating delay loop... 512M loops per second, 100 myus = 200 us. OK.<br>
</div><div class="im">> Probing for Macronix MX25L8005, 1024 KB: RDID returned 0xc2 0x20 0x14. probe_spi_rdid_generic: id1 0xc2, id2 0x2014<br>
> Chip status register is 00<br>
> Chip status register: Status Register Write Disable (SRWD) is not set<br>
> Chip status register: Bit 6 is not set<br>
> Chip status register: Bit 5 / Block Protect 3 (BP3) is not set<br>
> Chip status register: Bit 4 / Block Protect 2 (BP2) is not set<br>
> Chip status register: Bit 3 / Block Protect 1 (BP1) is not set<br>
> Chip status register: Bit 2 / Block Protect 0 (BP0) is not set<br>
> Chip status register: Write Enable Latch (WEL) is not set<br>
> Chip status register: Write In Progress (WIP/BUSY) is not set<br>
> Found chip "Macronix MX25L8005" (1024 KB, SPI) at physical address 0xfff00000.<br>
</div>> No operations were specified.<br>
><br>
<br>
Hm. can you run<br>
flashrom -c MX25L8005 -V -r backup.bin<br>
and mail us about the output? There should be at least one transaction<br>
error or somesuch. We should NOT create a dump file on error. I have a<br>
patch for that in the queue.<br>
<br>
Regards,<br>
Carl-Daniel<br>
<font color="#888888"><br>
--<br>
Developer quote of the year:<br>
"We are juggling too many chainsaws and flaming arrows and tigers."<br>
<br>
</font></blockquote></div><br>