<p dir="ltr">I think its safe to use a read opcode by default.</p>
<p dir="ltr">The DediProg can't reach high clock rates, well below the limit for the normal read on most memories.</p>
<p dir="ltr">I have a DediProg available for testing.</p>
<p dir="ltr">Thanks.</p>
<div class="gmail_quote">Em 16/06/2013 11:10, "Stefan Tauner" <<a href="mailto:stefan.tauner@student.tuwien.ac.at">stefan.tauner@student.tuwien.ac.at</a>> escreveu:<br type="attribution"><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex">
Hi,<br>
<br>
the release of flashrom 0.9.7 is imminent and I would really like to<br>
enable the Dediprog programmer by default. Carl-Daniel informed me that<br>
the only problem is that we do not know which opcode is actually used<br>
for reading on the SPI bus. It could be that we initiate a fast read<br>
(0x0b) instead of a normal read (0x03). This would work with the<br>
majority of flash chips but would not with others where flashrom<br>
should normally work. Since we are not sure we don't want to enable it<br>
without further consideration/testing/warning messages. Furthermore<br>
not all chips supporting fast read have this fact noted in their<br>
datashets. So testing any apparently non-fast read chip does not<br>
suffice. We would rather be able to check the opcode on the SPI bus<br>
with a logic analyzer directly. Are there any Dediprog users who can<br>
help us with that please?<br>
<br>
--<br>
Kind regards/Mit freundlichen Grüßen, Stefan Tauner<br>
<br>
--<br>
coreboot mailing list: <a href="mailto:coreboot@coreboot.org">coreboot@coreboot.org</a><br>
<a href="http://www.coreboot.org/mailman/listinfo/coreboot" target="_blank">http://www.coreboot.org/mailman/listinfo/coreboot</a></blockquote></div>